

CAPITOLUL 6

CIRCUITE LOGICE COMBINAȚIONALE (17.05.2004)

Sunt circuite cu n intrări, m ieșiri la care vectorul variabilelor logice de ieșire depinde numai de valoarea momentană a vectorului variabilelor logice de intrare. Se fabrică ca și circuite integrate distincte sau sunt incluse în sisteme numerice integrate pe scară largă.

6.1. DECODIFICATORUL (DCD)

Funcție Servește la identificarea unui cod de intrare cu n biți prin activarea unei singure ieșiri (din cele m) corespunde codului de intrare. Fiecare ieșire corespunde unei anumite combinații a valorilor de intrare. În general între n și m există relația $m = 2^n$, dar există și DCD la care $m < 2^n$. În schema bloc din figura 6.1, vectorul intrărilor este format din cele n linii notate x_0, x_1, \dots, x_{n-1} , iar vectorul ieșirilor (active SUS în varianta a, respectiv active JOS în varianta b) din liniile y_0, y_1, \dots, y_{m-1} . En este o intrare de validare care poate inhiba simultan toate ieșirile DCD. În tehnologie CMOS, în seria 4000 ieșirile DCD disponibile sunt fie *active SUS*, fie *active JOS*, iar în tehnologie TTL (implicit și în seriile CMOS rapide 74HC, 74LV, etc) ieșirile DCD sunt *active JOS*.




Figura 6.1. Schema bloc pentru un decodificator $n:m$ cu validare, a – ieșirile active SUS, b – ieșirile active JOS.

Cel mai simplu DCD are o intrare și o ieșire, fiind realizat cu un inversor (figura 6.2). Un DCD 2:4 necesită 4 porți ȘI-NU și două inversoare, ieșirile fiind active JOS.




Figura 6.2. DCD simple – schema electrică, a – DCD 1:2, ieșiri active SUS, b – DCD 2:4, ieșiri active JOS.

Schema electrică pentru un DCD 3:8 necesită 8 porți ȘI-NU cu câte 3 intrări (figura 6.3). Intrările se aplică prin perechi de inversoare pentru a asigura ca fiecare intrare să reprezinte o singură sarcină (TTL).

Schema se poate completa cu un circuit de validare (figura 6.4). Dacă circuitul nu este validat, toate ieșirile DCD sunt în starea 1. Pentru validare este necesar ca $E_2 = 1, E_{1A} = E_{2B} = 0$.




Figura 6.3. Structura unui DCD 3:8.

Fiecărei ieșiri îi corespunde un circuit ȘI-NU, ceea ce face ca ieșirile circuitului să fie active pe 0. Acest lucru înseamnă că ieșirea activată este pe 0 iar toate celelalte ieșiri sunt pe 1. De exemplu: pentru $x_0 = 1, x_1 = 0, x_2 = 1$, ieșirea $y_5 = E_2 \cdot \bar{E}_{1a} \cdot \bar{E}_{1b} \cdot (x_2 \cdot \bar{x}_1 \cdot x_0)$ este pe 0 și toate celelalte sunt 1. Decodificatorul din figura 6.4 realizat în tehnologie TTL (74LS138) este foarte răspândit în aplicații datorită versatilității oferite de validarea multiplă.




Figura 6.4. Un DCD 3:8 foarte răspândit, 74LS138.

6.1.1. Alte tipuri de decodificatoare

Principalele DCD realizate în tehnologie TTL sunt (figura 6.5):

- **74LS42** – DCD care servește pentru decodificarea cifrelor zecimale de la 0,...,9, codificate binar. Aici $m < 2^n$ (DCD 4:10), fără intrare de validare.

- **74LS139** – conține două decodificatoare binare 2:4 complet independente, fiecare decodificator având $n = 2$ și $m = 4$ și are o intrare de validare proprie activă pe 0.
- **74LS138** – DCD 3:8 conține un DCD 3:8 având $n = 3$ și $m = 8$ și are 3 intrări de validare active pe 0 (2), respectiv pe 1 (o intrare).
- **74LS154** – decodificator binar având $n = 4$ și $m = 16$ (DCD 4:16).




Figura 6.5. DCD în tehnologie TTL.

Principalele DCD realizate în tehnologie CMOS sunt (figura 6.6):

- **4555** – conține două DCD 2:4 independente cu ieșirile active SUS, fiecare având $n = 2$ și $m = 4$, o intrare de validare proprie activă JOS.
- **4556** – conține două DCD 2:4 independente cu ieșirile active JOS, fiecare având $n = 2$ și $m = 4$, o intrare de validare proprie activă JOS.
- **4028** – DCD 4:10 având $n = 4$ și $m = 10$, cu ieșiri active SUS fără nici o intrare de validare.
- **4514** – DCD 4:16 cu ieșiri active SUS, intrare de validare activă JOS, având $n = 4$ și $m = 16$.
- **4515** – DCD 4:16 cu ieșiri și intrare de validare active JOS, având $n = 4$ și $m = 16$.




Figura 6.6. DCD în tehnologie CMOS.

O categorie aparte de decodificatoare sunt utilizate pentru comanda afișajelor cu 7 segmente (figura 6.7). În tehnologie CMOS se fabrică circuitele 4511 și 4513, cu 4 intrări și 7 ieșiri, iar în tehnologie TTL se produc circuite pereche (74LS47 și 74LS247 pentru afișaje cu anod comun, respectiv 74LS48 și 74LS248 pentru circuite cu catod comun).

- **4511** este un latch, decodificator și etaj de ieșire capabil să furnizeze la ieșire un curent de 25 mA, potrivit pentru comanda afișajelor cu catod comun (LED). Poate afișa doar cifrele 0...9, pe care le poate și memora de altfel.

- **4543** este un latch, decodificator și etaj de ieșire capabil să furnizeze la ieșire un curent de 25 mA, potrivit pentru comanda afișajelor cu catod comun (LED), dacă PH = 1 logic, a afișajelor cu anod comun (LED), dacă PH = 0 logic, respectiv a afișajelor cu cristale lichide (LCD). Poate afișa doar cifrele 0...9, pe care le poate și memora de altfel.
- **74LS47** și **74LS247** sunt decodificatoare realizate pentru comanda afișajelor cu anod comun, care pot afișa 16 combinații (cifrele 0...9 și alte 5 semne, plus afișaj stins).
- **74LS48** și **74LS248** sunt decodificatoare realizate pentru comanda afișajelor cu catod comun, care pot afișa 16 combinații (cifrele 0...9 și alte 5 semne, plus afișaj stins).




Figura 6.7. DCD binar – 7 segmente.

6.1.2. Extinderea capacității de decodificare

Extinderea capacității este una din cele mai comune probleme din aria de utilizare a circuitelor integrate digitale, aplicabilă practic la toate tipurile de circuite logice: decodificatoare, codificatoare, multiplexoare, numărătoare, memorii, etc. Pentru decodificatoare extinderea tipică se realizează după schema din figura 6.8, în care U_{4A} este utilizat pentru validarea unui singur DCD dintre $U_0 - U_3$, în funcție de combinația variabilelor x_4, x_3 .




Figura 6.8. Obținerea unui DCD 5:32 cu validare.

Combi-na-țiile variabilelor $x_4 - x_0$ sunt prezenta-te în tabelul 6.1. nEN este o intrare globală de validare; pentru $nEN = 1$, toate ieșirile sunt inactive (1 logic). De obicei $x_4 - x_0$ sunt biți de adresă, rangurile mai semnificative fiind utilizate pentru selecția decodificatorului activ ($x_4 - x_3$ selectează $U_0 - U_3$), iar rangurile mai puțin semnificative o anumită ieșire dintr-un DCD ($x_2 - x_0$ selectează una din cele 8 ieșiri ale unui DCD).

Versatilitatea intrărilor de validare de la 74LS138 permite o implementare mai simplă a extinderii (figura 6.9), prin utilizarea unui circuit inversor și renunțarea la posibilitatea validării globale.

Tabelul 6.1

Funcționarea DCD 5:32 cu validare

nE	x_4	x_3	x_2	x_1	x_0	DCD	Ieșire activă
1	x	X	x	x	x	-	-
0	0	0	0	0	0	U0	nY_0
0	0	0	0	0	1	U0	nY_1
⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮
0	0	0	1	1	1	U0	nY_7
0	0	1	0	0	0	U1	nY_8
⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮
0	0	1	1	1	1	U1	nY_{15}
0	1	0	0	0	0	U2	nY_{16}
⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮
0	1	0	1	1	1	U2	nY_{23}
0	1	1	0	0	0	U3	nY_{24}
⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮
0	1	1	1	1	1	U3	nY_{31}




Figura 6.9. Obținerea unui DCD 5:32, varianta a II-a.

Într-un microsistem DCD se utilizează la selecția diferitelor circuite integrate sau *porturi*. Un circuit complex (port) poate răspunde la mai multe adrese adiacente (de exemplu circuitul Intel 8255 are o intrare de selecție circuit nCS și două linii de adresă $A0$ și $A1$, conținând astfel 4 porturi – 3 de date și unul de comandă). Decodificarea adreselor se poate face *complet*, caz în care *toate* liniile de adresă ajung la DCD sau *incomplet* – doar o parte din liniile de adresă și sau adrese sunt decodificate. Exemplele din figurile 6.8 și 6.9 sunt decodificări complete, pe când cea din figura 6.10 este incompletă.




Figura 6.10. Decodificare incompletă a magistralei de adrese într-un microsistem.

Tabelul 6.2

Decodificare completă și incompletă cu explicarea spațiului de adresare

nEN	A7	A6	A5	A4	A3	A2	A1	A0	nCS	Domeniu adresare	Exemple de trunchiere	DCD
1	X	X	X	X	X	X	X	X	-	-	-	-
0	0	0	0	X	X	X	X	X	nCS0	0x00 – 0x1F	0x00, 0x04, ..., 0x1C	1
0	0	0	1	X	X	X	X	X	nCS1	0x20 – 0x3F	0x21, 0x25, ..., 0x3D	1
0	0	1	0	X	X	X	X	X	nCS2	0x40 – 0x4F	0x42, 0x46, ..., 0x5E	1
0	0	1	1	X	X	X	X	X	nCS3	0x60 – 0x7F	0x63, 0x67, ..., 0x9F	1
0	1	0	0	X	X	X	X	X	nCS4	0x80 – 0x9F	0x81, 0x85, ..., 0x9D	1
0	1	0	1	X	X	X	X	X	nCS5	0xA0 – 0xBF	0xA3, 0xA7, ..., 0xBF	1
0	1	1	0	0	0	0	X	X	nCS6	0xC0 – 0xC3	-	1, 2
0	1	1	0	0	0	1	X	X	nCS7	0xC4 – 0xC7	-	1, 2
.
0	1	1	0	1	1	1	X	X	nCS13	0xDC – 0xDF	-	1, 2
0	1	1	1	0	0	0	X	X	nCS14	0xE0 – 0xE3	-	1, 3
0	1	1	1	0	0	1	X	X	nCS15	0xE4 – 0xE7	-	1, 3
.
0	1	1	1	1	1	1	X	X	nCS21	0xFC – 0xFF	-	1, 3

6.1.3. Aplicații ale decodificatoarelor

1. **Identificarea unui cod** – este chiar funcția fundamentală a unui DCD.

2. **Implementarea funcțiilor logice** cu n variabile, unde n corespunde cu numărul de intrări de cod ale DCD. Implementarea funcțiilor logice folosind DCD este foarte avantajoasă pentru că ieșirile unui DCD binar reprezintă termenii \overline{P} din exprimarea canonică disjunctivă a funcțiilor logice. Numărul funcțiilor (de același număr de variabile binare) ce pot fi implementate nu este limitat decât de factorul de bransament la ieșire, ce corespunde ieșirilor DCD. Există două variante de implementare: DCD și o poartă ȘI-NU, respectiv un DCD și o poartă ȘI.

În primul caz la intrările circuitului ȘI-NU se conectează ieșirile DCD ce corespund termenilor \overline{P} cuprinși în funcție. Pentru a doua variantă, la intrările circuitului ȘI se conectează ieșirile DCD ce corespund termenilor \overline{P} necuprinși în funcția F .

Fie funcția $F = P_0 + P_3 + P_5$. În acest caz $n = 3$ și se poate utiliza un DCD 3:8.

Varianta DCD + ȘI-NU

$$F = P_0 + P_3 + P_5 = \overline{\overline{P_0}} \cdot \overline{\overline{P_3}} \cdot \overline{\overline{P_5}} = \overline{A \cdot B \cdot C} \cdot \overline{A \cdot B \cdot \overline{C}} \cdot \overline{A \cdot \overline{B} \cdot C}$$

Varianta DCD + ȘI

$$\overline{F} = P_1 + P_2 + P_4 + P_6 + P_7, \text{ adică } F = \overline{P_1 + P_2 + P_4 + P_6 + P_7} = \overline{P_1} \cdot \overline{P_2} \cdot \overline{P_4} \cdot \overline{P_6} \cdot \overline{P_7}$$




Figura 6.11. Implementarea de funcții cu DCD și porți.

Pentru reducerea numărului de circuite, în cazul funcțiilor de 3 variabile se utilizează varianta cu porți ȘI-NU pentru funcții cu maxim 4 termeni P , iar varianta cu ȘI atunci când numărul termenilor care nu apar în funcție este mai mic de 4. În tehnologie TTL circuitele ȘI-NU se fabrică cu 2, 3, 4, 8, 13 intrări, pe când circuitele ȘI se fabrică cu 2, 3, 4 intrări.

3. **Comanda afișajelor cu 7 segmente.** Schemele electrice din figurile 6.9 și 6.10 sunt evident incomplete, lipsind rezistoarele de limitare a curentului prin segmente. Acestea se conectează în serie cu ieșirile DCD și au o valoare tipică de 330Ω . În ambele figuri este redată situația afișării semnului corespunzător la $1100_2 = 0x0C$.

Intrarea nLT (*Lamp Test*) activă JOS determină atunci când este trecută în 0 logic aprinderea tuturor segmentelor, permițând astfel verificarea afișajului. nRBI (*Ripple Blank Input*) este intrarea de mascare a zerourilor ne semnificative, iar nRBO este ieșirea corespunzătoare. Pinul nRBO oferă și funcția suplimentară de ștergere (BI *Blanking Input*) prin care se poate comanda stingerea tuturor segmentelor afișajului.




Figura 6.12. Afișaje cu anod comun comandate de circuitele TTL 74LS47, respectiv 74LS247.




Figura 6.13. Afișaje cu catod comun comandate de circuitele TTL 74LS47, respectiv 74LS247.




Figura 6.14. Afișaj cu trei cifre – configurație standard.




Figura 6.15. Afișaj cu trei cifre – mascarea zerului semnificativ.

Intrarea RBI permite stingerea zerourilor ne semnificative atunci când este conectată la ieșirea RBO a decodificatorului de rang imediat adiacent.




Figura 6.16. Afișaj cu trei cifre – testarea segmentelor.




Figura 6.17. Afișaj cu trei cifre cu zero în poziția cea mai puțin semnificativă.




Figura 6.18. Afișaj cu trei cifre – mascarea zerului mai puțin semnificativ.

Pentru un număr mai mare de cifre comandate se folosesc tehnici de multiplexare a afișării, care vor fi prezentate la §x.x.

4. Utilizarea unui DCD 4:10 fără intrare de validare ca DCD 3/8 cu intrare de validare.

Se realizează utilizând intrarea de rang semnificativ, notată x3, D sau A3 ca intrare de validare activă jos (nEN). Se pot folosi doar ieșirile nY0 – nY7 ale DCD.

5. **Temă.** Să se proiecteze un circuit cu 4 intrări care să semnalizeze momentele în care exact una dintre intrări este 1 logic.

Rezolvare: sunt necesare un DCD 4/16 cu ieșiri active sus și o poartă SAU cu 4 intrări.

6.2. DEMULTIPLEXORUL (DMUX)

Funcție. Asigură transmiterea datelor de la o singură sursă de date la m receptoare succesive. Selecția receptorului se realizează printr-un cod de selecție de $n = \log_2 m$ biți.




Figura 6.20. Demultiplexorul – schema bloc de utilizare.

Funcția definită anterior sugerează posibilitatea de a folosi orice DCD care are cel puțin o intrare de validare pentru realizarea unui DMUX. Modul în care un DCD 74LS138 devine DMUX și noua semnificație a intrărilor este ilustrată în figura 6.21. Considerând codul de selecție $A = 1, B = 1, C = 0$, datele prezente la intrarea de date D_i se vor regăsi la ieșirea L_3 dacă și numai dacă circuitul este validat corect, deoarece $L_3 = (1 \cdot \overline{D_i} \cdot 1) \cdot (A \cdot B \cdot C) = D_i$. Datele transmise serial suferă două inversări, deci ajung la receptorul selectat neinvertate. În cazul în care D_i se conectează la G_1 , datele ajung la receptoare complementate (dacă $G_2 = D_i$ și $G_{1A} = G_{1B} = 0$, atunci $L_3 = \overline{D_i}$).




Figura 6.21. Utilizarea unui DCD ca DMUX.
a. fără inversare; b. cu inversare.

6.2.1. Extinderea capacității de demultiplexare

Extinderea capacității de demultiplexare se realizează similar cu extinderea decodificării. De exemplu două DCD 4:16 se pot folosi ca un DCD 5:32 sau DMUX cu 32 linii de ieșire și cod de selecție de 5 biți.

6.2.2. Aplicații

Comanda în impulsuri a unui motor de curent continuu cu punte H și DMUX.

În acționările electrice un motor de curent continuu se comandă cel mai adesea modulând în durată un semnal dreptunghiular de frecvență fixă. Tensiunea medie la bornele motorului este direct proporțională cu factorul de umplere al semnalului PWM (*pulse-width modulation*) de comandă. Această metodă simplă permite variația în limite largi a turației unui motor de curent continuu, dar nu și modificarea sensului de rotație – caz în care este necesară utilizarea unei punți H.

O punte H se poate realiza și cu tranzistoare (bipolare sau MOS), dar în cazul cel mai simplu o punte integrată satisface cerințele pentru puteri mici-medii.

TA 8050P este o punte H integrată cu tranzistoare bipolare produse de firma Toshiba, care are următoarele caracteristici:

- Comanda bidirecțională a motorului de curent continuu;
- Patru moduri de operare: Direct, Invers, Stop și Frânare;
- Comanda se face cu niveluri de tensiune TTL;
- curent comandat: 1,5 A;
- Tensiuni de alimentare recomandate cuprinse între 6 V și 16 V;
- Diode de protecție împotriva tensiunii de autoinduse;
- Protecție integrată la:
 - Scurtcircuit;
 - Supraîncălzire;
 - Supratensiune;
- Capsulă HSIP cu 7 pini.

Schema tipică de utilizare este cea din figura 6.22, iar tabelul de funcționare 6.x.

Comanda punții TA 8050P

Intrare		Ieșire		Mod de lucru
Di1	Di2	M(+)	M(-)	
0	0	OFF (HiZ)	OFF (HiZ)	Stop
0	1	L	H	Invers
1	0	H	L	Direct
1	1	L	L	Frânare




Figura 6.22. Schema de aplicație a punții H.

6.3. MULTIPLEXORUL (MUX)

Funcție. Permite transmiterea succesivă a datelor de la m surse de date la un receptor unic. În cazul general, un MUX este prevăzut cu:

- m canale de date de intrare de câte b biți;
- un canal ieșire pe b biți;
- un cod de selecție a canalului de intrare cu n biți unde $n = \log_2 m$;
- o intrare de validare a funcționării.




Figura 6.24. Schema funcțională a unui multiplexor și simbolul unui MUX 8:1.

Cel mai simplu MUX are 2 intrări și o ieșire (figura 6.25.a). Un MUX 4:1 necesită 4 porți ȘI-NU, o poartă SAU și minim 3 inversoare (figura 6.25.b).




Figura 6.25. MUX simple – schema electrică, a – MUX 2:1, b – MUX 4:1.

6.3.1. Exemple de multiplexoare TTL

- **74LS151** (figura 6.26):

Este un multiplexor cu $m = 8$ canale de intrare, $n = \log_2 m = 3$ linii de selecție și un canal de ieșire de $b = 1$ bit.

Ecuția care descrie funcționarea MUX 74LS151 este:

$$Y = En \sum_{i=0}^7 I_i \cdot P_i = EN \cdot [I_0 \cdot (\overline{S_0} \cdot \overline{S_1} \cdot \overline{S_2}) + I_1 \cdot (S_0 \cdot \overline{S_1} \cdot \overline{S_2}) + I_2 \cdot (\overline{S_0} \cdot S_1 \cdot \overline{S_2}) + I_3 \cdot (S_0 \cdot S_1 \cdot \overline{S_2}) + I_4 \cdot (\overline{S_0} \cdot \overline{S_1} \cdot S_2) + I_5 \cdot (S_0 \cdot \overline{S_1} \cdot S_2) + I_6 \cdot (\overline{S_0} \cdot S_1 \cdot S_2) + I_7 \cdot (S_2 \cdot S_1 \cdot S_0)]$$




Figura 6.26. MUX 74LS151.

- **74LS251:**

Are o structură asemănătoare cu 74LS151 ($m = 8$, $n = 3$, $b = 1$), față de care prezintă însă următoarele deosebiri:

- ieșirile Y și \bar{Y} sunt de tip trei stări, validate de semnalul \overline{OE} activ pe 0 (*Output Enable*), așa cum se poate observa în figura 6.27. Nu mai există (și nici nu mai este necesară) intrarea \bar{En} (înlocuită cu \overline{OE}). Dacă $\overline{OE} = 1$, ambele ieșiri sunt în stare de impedanță ridicată HiZ.
- sunt circuite utilizate pentru conectare la magistrale




Figura 6.27. Ieșirea multiplexorului 74LS251.

- **74LS157** (figura 6.28).

Este un multiplexor cvadruplu 2:1 cu intrare de validare, având $m = 4$ canale, $b = 2$ biți, $n = 1$ bit. Funcționare: Dacă $\bar{En} = 1$, liniile L_1, L_2 vor fi 0 logic, iar ieșirile Y_0, \dots, Y_3 vor fi de asemenea 0 logic. Dacă $\bar{En} = 0$, porțile P_1, P_2 funcționează pentru semnalul de selecție ca inversoare; pentru $S = 0$ sunt selectate intrările $I_{0a}, I_{0b}, I_{0c}, I_{0d}$, iar pentru $S = 1$ sunt selectate intrările $I_{1a}, I_{1b}, I_{1c}, I_{1d}$.




Figura 6.28. Multiplexor cvadruplu 2:1 cu intrare de validare, 74LS157.




Figura 6.29. Multiplexoare în tehnologie TTL.




Figura 6.30. Multiplexoare în tehnologie CMOS.

6.3.1. Extinderea capacității de multiplexare

1. Extinderea numărului de canale m , fără modificarea numărului de biți b pe canal.
2. Extinderea numărului de biți b , fără modificarea numărului de canale m .
3. Extinderea numărului de canale m și a numărului de biți b pe canal.

6.3.2. Aplicații ale multiplexoarelor

1. **Transmiterea succesivă a datelor de la m surse de date la un singur receptor** (aplicația fundamentală):




Figura 6.31. Multiplexor utilizat pentru transmisia succesivă a informației.

CNT este un numărător binar modulo m . Când este activată, intrarea n CLR determină ștergerea numărătorului. Aplicarea unui impuls de tact Clk determină incrementarea codului de la ieșirea CNT. Se selectează astfel succesiv cele $m = 2^n$ canale de date, iar informația prezentă la intrare este transferată succesiv la receptorul Rx.

2. Conversia paralel-serie a unui cuvânt binar cu m biți

Se folosește un MUX cu m canale de câte 1 bit. De exemplu pentru conversia paralel-serie a unui cuvânt binar se poate folosi MUX 74LS151. Cei 8 biți aplicați paralel la intrările de date, apar succesiv la ieșire, bit după bit. După 8 impulsuri de tact (CK) la ieșire se obține întregul cuvânt, în formă serială.




Figura 6.32. Conversia paralel – serie cu MUX 74LS151.

3. Implementarea funcțiilor logice

Spre deosebire de decodificator care permite teoretic implementarea unui număr ori cât de mare de funcții în același timp, multiplexorul are o singură ieșire. Acest lucru permite implementarea doar a unei singure funcții logice (respectiv a valorii negate a acesteia). Se utilizează în acest scop multiplexoare care au $b = 1$. Pot fi implementate funcții cu un număr de variabile egale cu numărul de biți ai codului de selecție n . Implementarea se bazează pe relația care exprima variabila de ieșire Y în funcție de codul de selecție și datele de intrare.

Exemplul 1. Fie $F = P_1 + P_3 + P_5 + P_6$. Se notează cu A, B, C intrările aferente variabilelor binare.

$$Y = \sum_{i=0}^7 I_i \cdot P_i = \sum_{i=0}^7 I_i \cdot (I_0 \cdot P_0 + I_1 \cdot P_1 + I_2 \cdot P_2 + I_3 \cdot P_3 + I_4 \cdot P_4 + I_5 \cdot P_5 + I_6 \cdot P_6 + I_7 \cdot P_7)$$

Pentru ca la ieșirea Y să se găsească funcția F , se dau următoarele valori intrărilor: $I_1 = I_3 = I_5 = I_6 = 1$, $I_0 = I_2 = I_4 = I_7 = 0$

Dacă se dorește utilizarea ieșirii \bar{Y} , se pun pe 0 intrările I_i care corespund termenilor P existenți în funcție și pe 1 intrările I_i ce corespund termenilor P care lipsesc din funcție. În exemplul de mai sus, pentru ca $\bar{Y} = F$ se dau următoarele valori intrărilor: $I_1 = I_3 = I_5 = I_6 = 0$, $I_0 = I_2 = I_4 = I_7 = 1$.




Figura 6.33. Implementarea unei funcții cu MUX.

Exemplul 2. În afară de situația descrisă anterior, este de menționat că este posibilă implementarea unei funcții de $n + k$ variabile binare cu ajutorul unui multiplexor cu n biți ai codului de selecție, dacă numărul termenilor P din funcția F nu depășește numărul canalelor de intrări m .

Pentru 74LS151: codul de selecție fiind pe 3 biți, $k = 1$ - ceea ce corespunde la 4 variabile de intrare, iar numărul termenilor P trebuie să fie cel mult egal cu 8.




Figura 6.34. Implementarea unei funcții cu multiplexor – varianta a II-a.

Fie $F = P_2 + P_3 + P_{11} + P_{12} + P_{15}$. Este o funcție de 4 variabile, dar implementarea se poate face cu un multiplexor având $n = 3$ deoarece numărul termenilor P este mai mic decât $m = 2^3 = 8$. Se rescrie funcția:

$$F = \overline{A}\overline{B}\overline{C}\overline{D} + \overline{A}\overline{B}\overline{C}D + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}CD + \overline{A}BC\overline{D} + \overline{A}BCD = \overline{D} \cdot (P_2' + P_3') + D \cdot (P_3' + P_4' + P_7') = P_2' \cdot \overline{D} + P_3'(\overline{D} + D) + P_4'D + P_7'D = P_2' \cdot \overline{D} + P_3' + P_4' \cdot D + P_7' \cdot D$$

Dacă se folosește 74LS151 și ieșirea Y , la intrările de date se aplică:

$I_0 = I_1 = I_5 = I_6 = 0, I_2 = \overline{D}, I_3 = 1, I_4 = D, 0, D_7 = D$, iar $\overline{E}n = 0$ (figura 6.34).

6.4. CODIFICATORUL (CD)

CD furnizează la ieșire un cod de n biți corespunzător aceleia dintre cele m intrări ale sale care este activată (numărul de linii intrări este m , iar numărul biților codului de ieșire este n).

În situația în care fiecărei linii de intrări îi corespunde un cod distinct este valabilă relația: $n \geq \log_2 m$. Exemplificarea structurii interne a unui codificator se face considerând codificarea binară a cifrelor zecimale 0, ..., 9. În acest caz sunt necesare $m = 10$ intrări iar numărul de biți ai codului de ieșire este $n \geq \log_2 10 = 3,33$. Numărul de biți trebuie să fie un număr întreg și deci $n \geq 4$. Reprezentarea simbolică a unui astfel de CD este:




Figura 6.35. Schema bloc a unui codificator BCD.

4 biți sunt suficienți pentru codificarea a 16 intrări. 6 dintre codurile valorilor logice posibile nu se vor utiliza. Presupunem ca din cele 16 se aleg primele 10 coduri în ordine naturală crescătoare. Rezultă tabelul de funcționare 6.3.

Tabelul 6.3
Funcționarea codificatorului BCD

Linia activă	Y_3	Y_2	Y_1	Y_0
I_0	0	0	0	0
I_1	0	0	0	1
I_2	0	0	1	0
I_3	0	0	1	1
I_4	0	1	0	0
I_5	0	1	0	1
I_6	0	1	1	0
I_7	0	1	1	1
I_8	1	0	0	0
I_9	1	0	0	1

Funcțiile binare ce corespund celor 4 ieșiri sunt:

$$Y_3 = I_8 + I_9$$

$$Y_2 = I_4 + I_5 + I_6 + I_7$$

$$Y_1 = I_2 + I_3 + I_6 + I_7$$

$$Y_0 = I_1 + I_3 + I_5 + I_7 + I_9$$

În aceste funcții nu intervine I_0 - dacă intrările I_1, \dots, I_9 sunt inactive (0), codul de ieșire trebuie să fie 0.

Dezavantajul principal al codificatoarelor (denumite *neprioritare*) este că nu funcționează corect în situații în care se activează simultan două sau mai multe intrări. Dacă se activează de exemplu simultan intrările I_6 și I_9 , atunci codul de ieșire este 1 1 1 1.

CD se pot utiliza în aplicații în care nu sunt activate simultan două sau mai multe intrări. Codificatoarele *nu* se fabrică ca și circuite integrate distincte, ele fac parte din circuite mai complexe.




Figura 6.36. Schema electrică a codicatorului BCD.

6.4.1. Codificatoare prioritare

Codificatoarele prioritare (CDP):

- Înlătură dezavantajele CD (neprioritare)
- CDP se fabrică și sub forma unor CI distincte, dar pot fi integrate ca subcircuite.
- În cazul activării simultane a două sau mai multe intrări furnizează la ieșire codul corespunzător intrării cu cea mai mare prioritate dintre cele activate.

Codificatoarele prioritare asigură atribuirea unor priorități intrărilor. Uzual intrarea cu indice mai mare este prioritară față de intrările cu indicele mai mic. În cazul activării simultane a două sau mai multe intrări, codul de ieșire va corespunde intrării cu prioritate maximă.

În cazul CDP prioritatea scade cu scăderea indicelui intrării. Gradul de prioritate al intrării se stabilește prin structura circuitului integrat. Reprezentarea simbolică pentru CDP cu $m = 8$, $n = 3$ biți: EI validează funcționarea circuitului. EO este utilizat pentru validarea intrării EI a unui circuit similar cu intrări având prioritate imediat inferioară (atunci când se dorește extinderea numărului de intrări, de exemplu de la 8 la 16).




Figura 6.37. Schema bloc a codicatorului prioritare.

EI – *Enable Input* - validează circuitul.

EO – *Enable Output* (ieșire de validare), care este activă când CDP este validat ($EI = 1$) și când nici una dintre intrările I_0, I_1, \dots, I_7 nu este activată

EO este utilizat pentru validarea unui alt circuit similar cu acesta, cu grad de prioritate mai mic, în cazul în care nu este activată nici o intrare I_0, I_1, \dots, I_7 . Circuitul validat corespunde unor intrări cu prioritate inferioara lui I_0 . $EO = EI \cdot (\overline{I_7} \cdot \overline{I_6} \dots \overline{I_0})$

Structura unui CDP: considerăm un CDP cu 8 intrări și 3 ieșiri. Prima etapă o constituie reprezentarea tabelului de funcționare pentru un codificator neprioritar cu 8 intrări și un cod de ieșire pe 3 biți.

Tabelul 6.x

Funcționarea codificatorului neprioritar

Intrare activă	Ieșiri		
	Y'_2	Y'_1	Y'_0
I_7	1	1	1
I_6	1	1	0
I_5	1	0	1
I_4	1	0	0
I_3	0	1	1
I_2	0	1	0
I_1	0	0	1
I_0	0	0	0

$$Y'_2 = I_7 + I_6 + I_5 + I_4$$

$$Y'_1 = I_7 + I_6 + I_3 + I_2$$

$$Y'_0 = I_7 + I_5 + I_3 + I_1$$

Pentru a obține un CDP fiecărei intrări i se atribuie o anumită prioritate prin intermediul unei variabile intermediare Z . Folosind această substituție, funcțiile de ieșire pentru CDP sunt:

$$Y'_2 = Z_7 + Z_6 + Z_5 + Z_4$$

$$Y'_1 = Z_7 + Z_6 + Z_3 + Z_2$$

$$Y'_0 = Z_7 + Z_5 + Z_3 + Z_1$$

(6.1)

$Z_7 = I_7$ – corespunde celei mai prioritare intrări;

$Z_6 = \overline{I_7} \cdot I_6$ – dacă I_7 nu este activată, I_6 rămâne cea mai prioritară intrare;

$Z_5 = \overline{I_7} \cdot \overline{I_6} \cdot I_5$ – dacă I_7 și I_6 nu sunt activate, I_5 rămâne cea mai prioritară intrare;

...

Înlocuind în (6.1) pe Z se obțin funcțiile $Y = f(Z)$, care apoi se minimizează.




Figura 6.38. Codificatoare prioritare TTL (74LS147 - BCD, 74LS148 - octal).

Exemplu de CDP frecvent utilizat: **74LS148**

- toate intrările și ieșirile sunt active pe 0
- există o intrare de validare nEI, activă pe 0

- codul de ieșire este pe 3 biți
- nEO va fi activă (pe 0) dacă circuitul este validat și nici una dintre intrările I_0, \dots, I_7 nu este activată

$$EO = EI \cdot (\overline{I_7} \cdot \overline{I_6} \cdot \dots \cdot \overline{I_0})$$

- GS (group select) – selecție de grup. Aceasta este activă dacă circuitul este validat și cel puțin una dintre intrările circuitului este activă

$$GS = EI \cdot (I_7 + I_6 + \dots + I_0)$$

6.4.2. Extinderea numărului de intrări la CDP

Dacă se dorește un CDP cu 16 intrări, folosim două CDP74LS148.

- Circuitele 1 și 2 au intrări active pe 0. Dacă circuitul 1 are cel puțin o intrare activă ($\overline{EO}_1 = 1$), atunci circuitul 2 nu este validat. Codul de ieșire va corespunde intrării activate celei mai prioritare a circuitului 1. GS va fi 1. (de exemplu când cea mai prioritară intrare este I_{10} se obține la ieșire codul $Y_3Y_2Y_1Y_0 = 1010$, $Y_3 = 1$ deoarece $EO_1 = 0$).
- Dacă circuitul 1 nu are nici o intrare activă ($\overline{EO}_1 = 0$), atunci circuitul 2 este validat. Dacă una din intrările circuitului 2 este activă, atunci $GS=1$ (dacă de ex. nici una din intrările I_{15}, \dots, I_8 nu este activă $Y_3=0$, Y_2, Y_1, Y_0 corespund intrării celei mai prioritare a circuitului 2, de exemplu I_5 : $Y_3Y_2Y_1Y_0 = 0101$).
- Nici o intrare nu este activă. În această situație ambele circuite sunt validate, dar neavând nici o intrare activă, codul de ieșire este $Y_3Y_2Y_1Y_0 = 0000$, iar $GS=0$.

Principala aplicație a unui astfel de circuit îl constituie arbitrarea întreruperilor într-un microsistem. În funcționarea unui microsistem are loc prelucrarea informației într-o succesiune stabilită într-un program principal. Microsistemul este interconectat cu periferice. Programul principal poate fi întrerupt printr-o solicitare din partea unui periferic. Solicitarea de întrerupere pentru satisfacerea unei solicitări a perifericului are loc astfel: perifericul pune pe 0 linia de intrare care-i corespunde; se activează GS trecând pe 1, atenționând microsistemul că a fost cerută o întrerupere. Microsistemul termină secțiunea în lucru din programul principal și trece la deservirea întreruperii. El citește codul de ieșire al CDP, cod care determină pentru fiecare periferic adresa subrutinei de deservire a perifericului. După terminarea acestei subrutine, microsistemul revine la programul principal. Dacă mai sunt și alte cereri, microsistemul le deserveste în ordinea priorității, până când $GS = 0$.




Figura 6.39. Extinderea capacității de codificare – activarea intrării 2.




Figura 6.40. Intrările 2 și 7 activate simultan.




Figura 6.41. Intrările 2, 7 și 14 activate simultan.

6.5. COMPARATORUL NUMERIC (CN)

Are funcția de a stabili valoarea relativă a două numere binare, A și B, care au același număr de biți. Dacă numărul de biți este b , CN are $2b$ intrări și în general, trei ieșiri:

- $F_e = 1 \Leftrightarrow A = B$ (egal);
- $F_s = 1 \Leftrightarrow A > B$ (superior);
- $F_i = 1 \Leftrightarrow A < B$ (inferior).

Observație: În unele circuite există doar F_e și F_s , iar F_i se deduce.

Pentru a analiza structura unui comparator se are în vedere comparatorul elementar pentru doi biți a_k , b_k , (rangul k al numerelor A și B). Un comparator pentru un număr de b biți se compune din b comparatoare elementare pentru numere de câte un bit (același bit pentru A și B) și din alte circuite combinaționale auxiliare.

6.5.1. Comparatoare elementare

Pentru a determina egalitatea dintre a_k și b_k se scrie relația: $f_{ek} = \overline{a_k \cdot b_k + \overline{a_k} \cdot \overline{b_k}} = \overline{a_k \cdot b_k} + \overline{\overline{a_k} \cdot \overline{b_k}}$.




Figura 6.42. Comparator elementar pe 1 bit.

Pentru a obține f_{sk} și f_{ik} se folosește câte un circuit ȘI cu două intrări, una din ele fiind complementată.

Tabelul 6.1

Definirea funcțiilor f_{ek} , f_{sk} și f_{ik}

a_k	b_k	f_{ek}	f_{sk}	f_{ik}
0	0	1	0	0
0	1	0	0	1
1	0	0	1	0
1	1	1	0	0




Figura 6.43. Obținerea funcțiilor f_{ek} , f_{sk} și f_{ik} .

6.5.2. Comparatoare pe 4 biți

Fie numerele A și B , reprezentate pe 4 biți: $A \rightarrow [A_0, A_1, A_2, A_3]$ și $B \rightarrow [B_0, B_1, B_2, B_3]$.

a) Condiția de egalitate între A și B este îndeplinită atunci când toți biții de același rang din A și B au valori egale. În cazul discutat pentru 4 biți, această condiție se scrie:

$$F_e = f_{e3} \cdot f_{e2} \cdot f_{e1} \cdot f_{e0}$$

b) Condiția de superioritate între 2 numere binare A și B ($A > B$), notată F_s se scrie astfel:

- $A > B$ dacă $a_3 > b_3$ SAU ($a_3 = b_3$ ȘI $a_2 > b_2$) SAU ($a_3 = b_3$ ȘI $a_2 = b_2$ ȘI $a_1 > b_1$) SAU ($a_3 = b_3$ ȘI $a_2 = b_2$ ȘI $a_1 = b_1$ ȘI $a_0 > b_0$), adică:

$$F_s = f_{s3} + f_{e3} \cdot f_{s2} + f_{e3} \cdot f_{e2} \cdot f_{s1} + f_{e3} \cdot f_{e2} \cdot f_{e1} \cdot f_{s0}$$

c) Similar $F_i = f_{i3} + f_{e3} \cdot f_{i2} + f_{e3} \cdot f_{e2} \cdot f_{i1} + f_{e3} \cdot f_{e2} \cdot f_{e1} \cdot f_{i0}$

Dintre valorile F_e , F_s , F_i numai una este adevărată la un moment dat, iar $F_e = \overline{F_s} \cdot \overline{F_i}$, $F_s = \overline{F_e} \cdot \overline{F_i}$, $F_i = \overline{F_s} \cdot \overline{F_e}$. Comparatorul se poate realiza în consecință și cu două ieșiri F_e , F_s , iar $F_i = \overline{F_e} + \overline{F_s}$. Evident F_i necesită un circuit combinațional suplimentar, ceea ce implică o diferență temporală între apariția F_e , F_s pe de o parte și F_i pe de altă parte. Dacă acest defazaj este deranjant, o soluție simplă este întârzierea cu un circuit neinversor (de exemplu o poartă ȘI) a ieșirilor F_e și F_s .

Implementarea lui F_e : Dacă se realizează compararea pentru biții 0...3, $F_e' = 1$.

$$F_e = f_{e0} \cdot f_{e1} \cdot f_{e2} \cdot f_{e3} \cdot F_e'$$




Figura 6.44. Obținerea funcției F_e .

Implementarea lui F_s : Dacă se compară biții 4...7, se face conectarea: F_s' la F_s a circuitului anterior.

Dacă se compară biții 0...3, F_s' se leagă la 0 (similar F_i' se leagă la masă).

$$F_s = f_{s3} + f_{e3} \cdot f_{s2} + f_{e3} \cdot f_{e2} \cdot f_{s1} + f_{e3} \cdot f_{e2} \cdot f_{e1} \cdot f_{s0} + f_{e3} \cdot f_{e2} \cdot f_{e1} \cdot f_{e0} \cdot F_s'$$




Figura 6.45. Obținerea funcției F_s .

6.5.3. Exemplu de comparator TTL

74LS85 este un comparator pentru două numere binare de câte 4 biți. Are 3 intrări de interconectare F'_e, F'_s, F'_i , destinate unui alt comparator cu semnificație imediat inferioară.




Figura 6.46. Comparator integrat pe 4 biți, 74LS85.

6.5.4. Extinderea capacității de comparare

Comparatorul 1 are influență asupra deciziei comparatorului 2, doar dacă simultan $A_4 = B_4, A_5 = B_5, A_6 = B_6, A_7 = B_7$.




Figura 6.47. Comparator TTL pe 8 biți.

6.5.5. Aplicație 74LS85 – diagrame de semnal pentru comparatorul pe 8 biți




Figura 6.48. Funcționarea comparatorului pe 8 biți.




Figura 6.49. Diagrame de semnal pentru comparatorul din figura 6.48.

6.5.6. Comparator MSI pe 8 biți




Figura 6.50. Comparator complet pe 8 biți.

74LS682 are 2 x 8 intrări active pe 1 și două ieșiri $\overline{F_e}$, $\overline{F_s}$ active pe 0.

6.5.7. Temă

Pentru un comparator de tip 74LS85 la care $F_e = 1$, să se completeze în diagrama de semnal de mai jos variația F_e, F_i, F_s .




Figura 6.51. Diagrame de semnal.

6.6. DETECTORUL ȘI GENERATORUL DE PARITATE SAU IMPARITATE

Este utilizat pentru detectarea erorilor de transmisie a informației binare. Funcția este un circuit logic combinațional care determina paritatea sau imparitatea numărului de variabile de intrare egal cu 1, generând un bit de paritate sau imparitate. Un astfel de detector se bazează pe detectoare elementare de imparitate cu două intrări (circuit SAU-EXCLUSIV).

Tabelul 6.x

Funcționarea porții SAU-EXCLUSIV ca generator de imparitate

I_1	I_2	IMP
0	0	0
0	1	1
1	0	1
1	1	0



Figura 6.52. Generator de imparitate din poarta SAU-EXCLUSIV.

Structura detectorului poate fi în lanț sau arborescentă.

a. **Structura în lanț.** La aceasta structura trebuie să ținem seama de:

- pentru n intrări sunt necesare $n-1$ circuite XOR
- timpul de propagare pe traseul critic: $t_p = (n - 1) t_{pXOR}$
- numărul de intrări n poate fi un număr par, cât și impar

b. **Structura arborescentă.** La această structură trebuie să ținem seama de:

- pentru n intrări sunt necesare $n - 1$ circuite XOR;
- timpul de propagare $t_p = (\log_2 n) t_{pXOR}$ este mai mic decât la structura în lanț;
- numărul de intrări n trebuie să fie un număr par.




Figura 6.53. Generator de imparitate cu structură în lanț.




Figura 6.54. Generator de imparitate cu structură arborescentă.

Orice detector de imparitate se poate transforma într-unul de paritate prin folosirea unui inversor suplimentar. Astfel de circuite permit utilizatorului, în funcție de aplicație, să aleagă funcția îndeplinită, stabilind printr-un bit dacă circuitul funcționează ca un detector de paritate sau imparitate.




Figura 6.55. Generator de paritate / imparitate selectabil.
($P = 1 \Rightarrow$ inversor $P = 0 \Rightarrow$ neinversor)

În prezent se folosesc:

74HC180

- are 8 intrări; 2 ieșiri PAR și IMPAR; 2 intrări de interconectare;
- structura arborescentă;
- se folosește pentru detectarea erorilor de transmisie.

74LS280

- are 9 intrări; 2 ieșiri PAR și IMPAR
- structura în lanț
- este folosit pentru detectarea erorilor de memorare ale unui cuvânt binar cu 8 biți. Verifică dacă informația citită din memorie are aceeași paritate ca și cea înscrisă. În afară de cei 8 biți memoria trebuie să asigure și memoria de paritate.

0	1	2	3	4	5	6	7	P
---	---	---	---	---	---	---	---	---

În cazul unei linii de transmisie exista câmpuri electromagnetice care pot să modifice informația trimisă de la sursă.




Figura 6.56. Sistem de transmisie cu semnalizarea parității.

6.7. SUMATORUL

Funcția: Efectuarea de operații aritmetice (adunare sau scădere) cu două numere binare având un număr egal de biți. Orice sumator pe mai mulți biți este construit din sumatoare elementare pe un bit. Sumatoarele elementare pe un bit pot fi:

- *semisumatoare* (sumator pentru bitul zero), acest sumator elementar se caracterizează prin faptul că nu ține seama de transportul de la bitul cu semnificație imediat inferioară.
- *sumatoare complete pe un bit* care țin seama de transportul de la bitul cu semnificație imediat inferioară.

6.7.1. Semisumatorul (sumatorul pentru bitul zero)

- intrările celor două numere pe un bit sunt reprezentate prin X_0 și Y_0 ;

- ieșirile sunt: S_0 - (suma celor două numere) și C_1 - (Carry - transportul către bitul 1).

$$S_0 = \bar{X}_0 \cdot Y_0 + X_0 \cdot \bar{Y}_0 = X_0 \oplus Y_0, \text{ iar } C_1 = X_0 \cdot Y_0.$$

Tabelul 6.x

Funcționarea semisumatorului

X_0	Y_0	C_1	S_0
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0




Figura 6.57. Semisumator pe un bit.

6.7.2. Sumatorul complet pe un bit

Sumatorul complet pe un bit ține cont de transportul de la bitul de semnificație imediat inferioară. Are intrările: X_n, Y_n, C_n și ieșirile: S_n, C_{n+1} . Funcționarea sa se bazează pe tabelul de mai jos.

Din tabel se deduc relațiile care descriu dependența ieșirilor de intrări:

$$S_n = \overline{X_n} \overline{Y_n} C_n + \overline{X_n} Y_n \overline{C_n} + X_n \overline{Y_n} \overline{C_n} + X_n Y_n C_n = C_n (\overline{X_n} \overline{Y_n} + X_n Y_n) + \overline{C_n} (\overline{X_n} Y_n + X_n \overline{Y_n}) =$$

$$= C_n \cdot \overline{X_n \oplus Y_n} + \overline{C_n} \cdot X_n \oplus Y_n = C_n \oplus X_n \oplus Y_n$$

$$C_{n+1} = \overline{X_n} Y_n C_n + X_n \overline{Y_n} C_n + X_n Y_n \overline{C_n} + X_n Y_n C_n = X_n Y_n (\overline{C_n} + C_n) + C_n (\overline{X_n} Y_n + X_n \overline{Y_n}) =$$

$$= X_n Y_n + C_n (X_n \oplus Y_n)$$

Prin implementarea relațiilor obținute anterior, se obține următoarea schemă pentru un sumator complet de 1 bit. Dacă se determină timpul de propagare de la intrări la ieșiri se constată că:

$$t_{P_S} = 2 \cdot t_{P_{XCR}} = 2 \cdot 3 \cdot t_{P_{Si-NU}} \quad \text{deoarece} \quad t_{P_{XCR}} = 3 \cdot t_{P_{Si-NU}}$$

$$t_{P_C} = t_{P_{XCR}} + t_{P_{Si}} + t_{P_{SAU}} = 6 \cdot t_{P_{Si-NU}} \quad t_{P_{Si}} = t_{P_{SAU}} = 1,5 \cdot t_{P_{Si-NU}}$$

Dacă, pentru obținerea ieșirii de transport, se folosește schema din dreapta, timpul de propagare se reduce la: $t_{P_C} = 5 \cdot t_{P_{Si-NU}}$

Tabelul 6.x

Funcționarea sumatorului complet

X_n	Y_n	C_n	C_{n+1}	S_n
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1




Figura 6.58. Sumator complet pe 1 bit, varianta 1.





Figura 6.59. Sumator complet pe 1 bit, varianta 2.

Se poate reduce în continuare, t_{pc} prin minimizarea relației lui C_{n+1} cu ajutorul diagramei VK. Relația de definire a lui C_{n+1} este:

$$C_{n+1} = \bar{X}_n Y_n C_n + X_n \bar{Y}_n C_n + X_n Y_n \bar{C}_n + X_n Y_n C_n$$

Dacă se consideră $X_n = A = 2^0$, $Y_n = B = 2^1$, $C_n = C = 2^2$, atunci diagrama VK este:



Se obține: $C_{n+1} = X_n Y_n + Y_n C_n + X_n C_n$, care conduce la următoarea schemă pentru un sumator complet pe un bit:




Figura 6.60. Sumator complet pe un bit, varianta 3.

În acest caz timpul de propagare de la orice intrare la ieșirea de transport este: $t_{pc} = 3 \cdot t_{p_{SI-NU}}$

6.7.3. Sumator cu transport succesiv 74LS83 (4 biți)

Schema acestui sumator pe patru biți cuprinde patru sumatoare complete pe un bit interconectate ca în figură:




Figura 6.61. 74LS83 – schema funcțională.

C_0 - Se pune la masă dacă circuitul este folosit pentru însumarea a două numere cu 4 biți, deoarece nu există transport de la un bit cu semnificație mai mică. Când se extinde numărul de biți folosind două sau mai multe circuite conectate se face concordanta cu următoarea schemă:




Figura 6.62. Extinderea capacității de adunare.

Un astfel de sumator furnizează rezultatul final după un timp ce corespunde generării transportului C_n . Dacă se consideră la $t = 0$ | x | y valorile care vor apare pentru sume și Carry nu sunt cele finale, este necesar ca să se compună timpii de întârziere cu care sunt generate transporturile C_1, C_2, C_3, C_n , numai după această întârziere suma S și transportul C_n sunt corecte (transportul C_4 apare cu o întârziere de $4t_{pc}$).

Un astfel de sumator se numește *sumator succesiv* (dacă suntem în cazul cel mai defavorabil fiecare sumator de un bit generează un transport "1")

$$\begin{array}{r} x \ 1 \ 1 \ 1 \ 1 \\ y \ 0 \ 0 \ 0 \ 1 \\ \hline 1 \ 0 \ 0 \ 0 \ 0 \end{array}$$

cu cât folosim mai multe sumatoare cu atât t_p e mai mare). Pentru a obține viteze mari e necesar ca întârzierile să fie cât mai mici.




Figura 6.62. Extinderea sumatoarelor.

6.7.4. Aplicație. Sumator folosit pentru scădere

Este necesară complementarea biților scăzătorului: Intrarea de transport și ieșirea de transport sunt interpretate ca intrare de împrumut. $\overline{B}_n, \overline{B}_{n+1}$. În cazul sumatorului 83 avem nevoie de patru astfel de inversoare; C_0 se leagă la "1" iar C_n se considera B_n .




Figura 6.63. Sumator folosit pentru scădere.

6.7.5. Aplicație. Sistem simplu de votare.

Un sumator de tipul 74LS83 adună numere binare în care fiecare bit are o anumită pondere. Pentru a aduna biți de aceeași pondere, de exemplu într-un sistem de votare este necesară utilizarea mai multor sumatoare pe un bit, cascade, ca în figură. U1 și U2 vor aduna fiecare câte trei biți de pondere egală, conectați la intrările A1, B1 și Cin. Cele două sume parțiale astfel obținute sunt folosite pentru calcularea sumei finale, cu ajutorul lui U3. Rezultatul final este afișat pe DISP1.




Figura 6.64. Sistem simplu de votare.

6.8. CONVERTOARE DE COD

6.8.1. Convertor de cod binar - cod Gray

6.8.2. Convertor de cod Gray - binar

6.8.3. Convertor de cod 7 segmente - binar